• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種畫素結構，其包括第一電極、第一絕緣層、閘極、第二電極、第二絕緣層、半導體層、源極以及汲極、第三電極、第三絕緣層以及畫素電極。第一電極位於基板上。第一絕緣層覆蓋第一電極。閘極位於第一絕緣層上。第二電極位於第一電極的上方之第一絕緣層上。第二絕緣層覆蓋閘極以及第二電極。半導體層位於閘極上方之第二絕緣層上。源極以及汲極位於半導體層上。第三電極位於第二電極之上方之第二絕緣層上且與第一電極電性連接。第三絕緣層覆蓋源極、汲極以及第三電極。畫素電極位於第三絕緣層上且與汲極電性連接。
    公开号:TW201321874A
    申请号:TW100142006
    申请日:2011-11-17
    公开日:2013-06-01
    发明作者:chuan-sheng Wei；Chau-Shiang Huang；Wu-Liu Tsai；Chih-Hung Lin；Maw-Song Chen
    申请人:Au Optronics Corp；
    IPC主号:H01L33-00
    专利说明:
    畫素結構及其製造方法
    本發明是有關於一種畫素結構及其製造方法。
    一般而言，液晶顯示器之畫素結構包括薄膜電晶體與畫素電極。薄膜電晶體用來作為液晶顯示單元的開關元件。而為了控制個別的畫素結構，通常會經由對應之掃描線與資料線來選取特定之畫素，並藉由提供適當的操作電壓，以顯示對應此畫素之顯示資料。另外，畫素結構中還包括儲存電容器(storage capacitor)，使得畫素結構具有電壓保持的功能。也就是，儲存電容器能夠儲存上述所施加的操作電壓，以維持畫素結構顯示畫面的穩定性。
    為了在畫素結構中設置儲存電容器，一般會需要在畫素結構中形成電容電極。然而，若是為了增加儲存電容器之電容值而增加電容電極的面積，將會降低畫素結構的開口率。
    目前已經有一種畫素結構是將電容電極設計在資料線的下方，以增加畫素結構的開口率。然而，因電容電極與資料線重疊會增加畫素結構的負載(loading)，因此，此種畫素結構會增加顯示面板驅動所需的電源而較為耗電。
    本發明提供一種畫素結構及其製造方法，其可以使畫素結構具有高開口率且不會增加畫素結構的負載。
    本發明提出一種畫素結構，其包括第一電極、第一絕緣層、閘極、第二電極、第二絕緣層、半導體層、源極以及汲極、第三電極、第三絕緣層以及畫素電極。第一電極位於基板上。第一絕緣層覆蓋第一電極。閘極位於第一絕緣層上。第二電極位於第一電極的上方之第一絕緣層上。第二絕緣層覆蓋閘極以及第二電極。半導體層位於閘極上方之第二絕緣層上。源極以及汲極位於半導體層上，其中閘極、半導體層、源極以及汲極構成薄膜電晶體。第三電極位於第二電極之上方之第二絕緣層上，其中第三電極與第一電極電性連接，且第一電極、第二電極以及第三電極構成電容器。第三絕緣層覆蓋源極、汲極以及第三電極。畫素電極位於第三絕緣層上且與汲極電性連接。
    本發明另提出一種畫素結構的製造方法。此方法包括在基板上形成第一導電層，第一導電層包括第一電極。在第一導電層上形成第一絕緣層。於第一絕緣層上形成第二導電層，且第二導電層包括閘極以及第二電極，且第二電極位於第一電極的上方。在第二導電層上形成第二絕緣層。於閘極上方之第二絕緣層上形成半導體層。於第二絕緣層上形成第三導電層，第三導電層包括源極、汲極以及第三電極，源極與汲極位於半導體層上，第三電極位於第二電極之上方且與第一電極電性連接，其中閘極、半導體層、源極以及汲極構成薄膜電晶體，且第一電極、第二電極以及第三電極構成電容器。於第三導電層上形成第三絕緣層。於第三絕緣層上形成畫素電極，其中畫素電極與汲極電性連接。
    基於上述，本發明之電容器是由第一電極、第二電極以及第三電極構成，且第一電極位於第二電極下方之第一絕緣層之下。因此本發明可以在不影響畫素結構之開口率的前提下提高電容器之儲存電容值，並且可以製作成高解析度的顯示器。另外，因電容器之第一電極、第二電極以及第三電極都不是設置於資料線下方，因此本發明之電容器不增加畫素結構的負載。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    圖1A至圖1I是根據本發明一實施例之畫素結構製造流程剖面示意圖。圖2是依照本發明一實施例之畫素結構的上視示意圖，其中剖面線I-I’以及剖面線II-II’即是對應圖1A至圖1I之剖面圖。
    請參照圖1A，在本實施例中，首先在基板100上形成第一導電層M1，所述第一導電層M1包括第一電極E1。在此，基板100之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：導電材料、晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。第一導電層M1(第一電極E1)的材質包括金屬、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導材料的堆疊層。形成第一導電層M1(第一電極E1)的方法例如是採用沈積程序沈積一層導電材料層，之後再以微影及蝕刻程序以圖案化所述導電材料層。
    請參照圖1B，在第一導電層M1(第一電極E1)上形成第一絕緣層102。第一絕緣層102的材料包括無機絕緣材料(例如是氧化矽、氮化矽、氮氧化矽或是其它合適的介電材料)或是有機絕緣材料。形成第一絕緣層102的方法例如是採用化學氣相沈積法、物理氣相沈積法或是塗佈法。
    請參照圖1C，於第一絕緣102層上形成第二導電層M2，所述第二導電層M2包括閘極G以及第二電極E2，且第二電極E2位於第一電極E1的上方。根據本實施例，第二導電層M2更進一步包括掃描線SL以及電極線CL(如圖2所示)，掃描線SL與閘極G電性連接，且電極線CL與第二電極E2電性連接。第二導電層M2的材質包括金屬、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導材料的堆疊層。形成第二導電層M2的方法例如是採用沈積程序沈積一層導電材料層，之後再以微影及蝕刻程序以圖案化所述導電材料層。
    請參照圖1D，在第二導電層M2(閘極G以及第二電極E2)上形成第二絕緣層104。第二絕緣層104的材料包括無機絕緣材料(例如是氧化矽、氮化矽、氮氧化矽或是其它合適的介電材料)或是有機絕緣材料。形成第二絕緣層104的方法例如是採用化學氣相沈積法、物理氣相沈積法或是塗佈法。
    請參照圖1E，於閘極G上方之第二絕緣層104上形成半導體層SE。根據本實施例，半導體層SE包括通道層CH以及歐姆接觸層OH。形成半導體層SE的方法例如是採用沈積程序依序沈積一層通道材料層以及一層歐姆接觸材料層，之後再以微影及蝕刻程序來圖案化所述兩層材料層。但本發明不限半導體層SE需包括通道層CH以及歐姆接觸層OH，亦即在其他實施例中，半導體層SE也可僅包含通道層CH。
    請參照圖1F，對第二絕緣層104進行圖案化程序，以形成一接觸窗開口C1，所述接觸窗開口C1裸露出第一電極E1。
    請參照圖1G，於第二絕緣層104上形成第三導電層M3，第三導電層M3包括源極S、汲極D以及第三電極E3。在此，第三導電層M3可進一步包括資料線DL。源極S與汲極D位於半導體層SE上，且第三電極E3位於第二電極E2之上方，且資料線DL與源極S電性連接。在本實施例中，汲極D是與第三電極E3連接在一起。因此汲極D與第三電極E3彼此電性連接。此時，閘極G、半導體層SE、源極S以及汲極D構成薄膜電晶體T，且第一電極E1、第二電極E2以及第三電極E3構成電容器CS。另外，第三電極E3透過形成在第二絕緣層104中的接觸窗開口C1而與第一電極E1電性連接。
    值得一提的是，在本實施例中，用來使第三電極E3與第一電極E1電性連接的接觸窗開口C1是設置在遠離薄膜電電晶體T的區域。這主要是因為考量到避免接觸窗開口C1造成薄膜電電晶體T之電極(閘極G)與電容器CS之電極(第二電極E2)產生短路。但，本發明不限制接觸窗開口C1的位置，實際上，只要是第三電極E3與第一電極E1重疊之區域且不會造成其他元件短路的區域皆可。
    請參照圖1H，於第三導電層M3(源極S、汲極D以及第三電極E3)上形成第三絕緣層106、110。根據本實施例，第三絕緣層包括保護層106以及平坦層110，但本發明不限於此。根據其他實施例，第三絕緣層也可以是保護層106或是平坦層110單一膜層。接著，圖案化第三絕緣層110、106以形成接觸窗開口C2。所述接觸窗開口C2裸露出第三電極E3。
    請參照1I，於第三絕緣層106、110上形成畫素電極PE，其中畫素電極PE與汲極D電性連接。根據本實施例，接觸窗開口C2是位於第三電極E3並且裸露出第三電極E3，因此畫素電極PE透過接觸窗開口C2可與第三電極E3電性連接。而由於汲極D由直接與第三電極E3連接在一起，因而畫素結構PE便可透過接觸窗開口C2以及第三電極E3而與汲極D電性連接。畫素電極PE可為透明畫素電極、反射畫素電極或是透明畫素電極與反射畫素電極之組合。所述透明畫素電極之材質可包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。反射畫素電極之材質例如是具有高反射性之金屬材料。
    以上述方法所製成的畫素結構如圖1I以及圖2所示，其包括第一電極E1、第一絕緣層102、閘極G、第二電極E2、第二絕緣層104、半導體層SE、源極S以及汲極D、第三電極E3、第三絕緣層106、110以及畫素電極PE。第一電極E1位於基板100上。第一絕緣層102覆蓋第一電極E1。閘極G位於第一絕緣層102上。第二電極E2位於第一電極E1的上方之第一絕緣層102上。第二絕緣層104覆蓋閘極G以及第二電極E2。半導體層SE位於閘極G上方之第二絕緣層104上。源極S以及汲極D位於半導體層SE上，其中閘極G、半導體層SE、源極S以及汲極D構成薄膜電晶體T。第三電極E3位於第二電極E2之上方之第二絕緣層104上，其中第三電極E3與第一電極E1電性連接，且第一電極E1、第二電極E2以及第三電極E3構成電容器CS。第三絕緣層106、110覆蓋源極S、汲極D以及第三電極E3。畫素電極PE位於第三絕緣層110上且與汲極D電性連接。
    值得一提的是，在圖2之畫素結構中，薄膜電晶體T以及電容器CS是位於畫素結構(畫素電極PE)的邊緣區域。但，本發明不限於此。根據其他實施例，薄膜電晶體T以及電容器CS是位於畫素結構(畫素電極PE)的中央區域。
    承上所述，在上述之實施例中，由於電容器CS是由第一電極E1、第二電極E2以及第三電極E3構成，且第一電極E1位於第二電極E2下方之第一絕緣層102之下。因此本發明可以在不影響畫素結構之開口率的前提下提高電容器CS之儲存電容值。另外，由於電容器CS之電極E1、E2、E3都沒有與資料線重疊，因此電容器CS之電容不會對資料線DL產生干擾，因而不會增加畫素結構的負載。
    圖3是依照本發明一實施例之畫素結構的上視示意圖。圖4是圖3之畫素結構沿著剖面線I-I’以及剖面線II-II’的剖面示意圖。請參照圖3以及圖4，此實施例與上述圖2之實施例相似，因此相同的元件以相同的標號表示，且不在重複說明。在本實施例中，第一導電層M1除了第一電極E1之外，更包括遮光部SH1，遮光部SH1是對應設置於閘極G之下方的其中一側且未延伸至資料線DL的下方。在此，遮光部SH1可以與第一電極E1連接在一起，因此第一導電層M1之第一電極E1與遮光部SH1為一塊狀圖案。換言之，遮光部SH1是從第一電極E1延伸至閘極G之下方。
    在閘極G之下方設置遮光部SH1可以遮蔽來自基板100下方之光線，以避免薄膜電晶體T產生光漏電。一般來說，由於液晶為非自發光顯示介質，因此在顯示面板的背面都需要另外加裝背光模組，以提供顯示面板所需的面光源。而隨著高解析度顯示面板的發展，背光模組的發光強度需提升，以滿足高解析度顯示面板所需的亮度。然而，當背光模組的發光強度提升時，其光線將更容易對顯示面板中的薄膜電晶體產生光漏電的問題。因此，本實施例在第一導電層中設置遮光部SH1可以避免來自基板100下方的光線(背光模組的光線)對薄膜電晶體T產生光漏電的問題。換言之，透過遮光部SH1以及閘極G的遮蔽，可以防止來自基板100下方的光線(背光模組的光線)射入半導體層SE，而使得薄膜電晶體T產生光漏電。
    圖5是依照本發明一實施例之畫素結構的上視示意圖。圖6是圖5之畫素結構沿著剖面線I-I’以及剖面線II-II’的剖面示意圖。請參照圖5以及圖6，此實施例與上述圖2之實施例相似，因此相同的元件以相同的標號表示，且不在重複說明。在本實施例中，第一導電層M1除了第一電極E1之外，更包括遮光部SH1以及遮光部SH2，遮光部SH1以及遮光部SH2是對應設置於閘極G之下方的兩側，並且延伸至資料線DL的下方。在此，遮光部SH1、SH2可以與第一電極E1連接在一起，因此第一導電層M1之第一電極E1與遮光部SH1、SH2為一塊狀圖案。
    類似地，在閘極G之下方設置遮光部SH1、SH2可以遮蔽來自基板100下方之光線，以避免薄膜電晶體T產生光漏電。換言之，透過遮光部SH1、SH2以及閘極G的遮蔽，可以防止來自基板100下方的光線(背光模組的光線)射入半導體層SE，而使得薄膜電晶體T產生光漏電。
    圖7是根據本發明另一實施例之畫素結構的剖面示意圖。圖8是依照本發明一實施例之畫素結構的上視示意圖。圖8之沿著剖面線I-I’以及II-II’的剖面圖即如圖7所示。請參照圖7以及圖8，此實施例與上述圖6之實施例相似，因此相同的元件以相同的標號表示，且不在重複說明。在本實施例中，接觸窗開口C1是位於閘極G以及第二電極E2之間。由於閘極G與第二電極E2都是屬於第二導電層(M2)，因此在定義接觸窗開口C1時則要特別注意避開閘極G以及第二電極E2所在之處，以避免後續閘極G與第二電極E2之間產生短路。另外，在本實施例中，接觸窗開口C2是位於接觸窗開口C1的上方。然，本發明不限制接觸窗開口C2必需位於接觸窗開口C1的正上方。
    綜上所述，本發明之電容器是由第一電極、第二電極以及第三電極構成，且第一電極位於第二電極下方之第一絕緣層之下。因此本發明可以在不影響畫素結構之開口率的前提下提高電容器之儲存電容值。另外，因電容器之第一電極、第二電極以及第三電極都不是設置於資料線下方，因此本發明之電容器不增加畫素結構的負載。此外，在閘極之下方設置遮光部可以遮蔽來自基板下方之光線，以避免薄膜電晶體產生光漏電。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100．．．基板
    102．．．第一絕緣層
    104．．．第二絕緣層
    106、110．．．第三絕緣層
    E1．．．第一電極
    E2．．．第二電極
    E3．．．第三電極
    CS．．．電容器
    G．．．閘極
    S．．．源極
    D．．．汲極
    T．．．薄膜電晶體
    SE．．．半導體層
    CH．．．通道層
    OH．．．歐姆接觸層
    PE．．．畫素電極
    C1、C2．．．接觸窗
    SH1、SH2．．．遮光部
    M1．．．第一導電層
    M2．．．第二導電層
    M3．．．第三導電層
    SL．．．掃描線
    DL．．．資料線
    CL．．．電極線
    圖1A至圖1I是根據本發明一實施例之畫素結構製造流程剖面示意圖。
    圖2是依照本發明一實施例之畫素結構的上視示意圖，其中剖面線I-I’以及剖面線II-II’即是對應圖1A至圖1I之剖面圖。
    圖3是依照本發明一實施例之畫素結構的上視示意圖。
    圖4是圖3之畫素結構沿著剖面線I-I’以及剖面線II-II’的剖面示意圖。
    圖5是依照本發明一實施例之畫素結構的上視示意圖。
    圖6是圖5之畫素結構沿著剖面線I-I’以及剖面線II-II’的剖面示意圖。
    圖7是根據本發明另一實施例之畫素結構的剖面示意圖。
    圖8是依照本發明一實施例之畫素結構的上視示意圖。
    100．．．基板
    102．．．第一絕緣層
    104．．．第二絕緣層
    106、110．．．第三絕緣層
    E1．．．第一電極
    E2．．．第二電極
    E3．．．第三電極
    G．．．閘極
    S．．．源極
    D．．．汲極
    T．．．薄膜電晶體
    SE．．．半導體層
    CH．．．通道層
    OH．．．歐姆接觸層
    PE．．．畫素電極
    C1、C2．．．接觸窗
    权利要求:
    Claims (18)
    [1] 一種畫素結構，包括：一第一電極，位於一基板上；一第一絕緣層，覆蓋該第一電極；一閘極，位於該第一絕緣層上；一第二電極，位於該第一電極的上方之該第一絕緣層上；一第二絕緣層，覆蓋該閘極以及該第二電極；一半導體層，位於該閘極上方之該第二絕緣層上；一源極以及一汲極，位於該半導體層上，其中該閘極、該半導體層、該源極以及該汲極構成一薄膜電晶體；一第三電極，位於該第二電極之上方之該第二絕緣層上，其中該第三電極與該第一電極電性連接，且該第一電極、該第二電極以及該第三電極構成一電容器；一第三絕緣層，覆蓋該源極、該汲極以及該第三電極；以及一畫素電極，位於該第三絕緣層上且與該汲極電性連接。
    [2] 如申請專利範圍第1項所述之畫素結構，更包括一遮光部，其對應設置於該閘極之下方，且該遮光部被該第一絕緣層覆蓋。
    [3] 如申請專利範圍第2項所述之畫素結構，其中該遮光部從該第一電極延伸至該閘極的下方。
    [4] 如申請專利範圍第2項所述之畫素結構，其中該遮光部遮蔽該閘極之其中一側邊且未延伸至該資料線的下方。
    [5] 如申請專利範圍第2項所述之畫素結構，其中該遮光部遮蔽該閘極之兩側邊且延伸至該資料線的下方。
    [6] 如申請專利範圍第1項所述之畫素結構，其中該汲極與該第三電極連接在一起。
    [7] 如申請專利範圍第6項所述之畫素結構，其中該第三絕緣層中具有一接觸窗開口，該畫素電極透過該接觸窗與該第三電極以及該汲極電性連接。
    [8] 如申請專利範圍第1項所述之畫素結構，其中該第一絕緣層以及該第二絕緣層中具有一接觸窗開口，且該第三電極透過該接觸窗開口與該第一電極電性連接。
    [9] 如申請專利範圍第7項所述之畫素結構，其中該接觸窗位開口於該閘極以及該第二電極之間。
    [10] 一種畫素結構的製造方法，包括：在一基板上形成一第一導電層，該第一導電層包括一第一電極；在該第一導電層上形成一第一絕緣層；於該第一絕緣層上形成一第二導電層，該第二導電層包括一閘極以及一第二電極，且該第二電極位於該第一電極的上方；在該第二導電層上形成一第二絕緣層；於該閘極上方之該第二絕緣層上形成一半導體層；於該第二絕緣層上形成一第三導電層，該第三導電層包括一源極、一汲極以及一第三電極，該源極與該汲極位於該半導體層上，該第三電極位於該第二電極之上方且與該第一電極電性連接，其中該閘極、該半導體層、該源極以及該汲極構成一薄膜電晶體，且該第一電極、該第二電極以及該第三電極構成一電容器；於該第三導電層上形成一第三絕緣層；以及於該第三絕緣層上形成一畫素電極，其中該畫素電極與該汲極電性連接。
    [11] 如申請專利範圍第10項所述之畫素結構的製造方法，其中該第一導電層更包括一遮光部，其對應設置於該閘極之下方。
    [12] 如申請專利範圍第11項所述之畫素結構的製造方法，其中該遮光部從該第一電極延伸至該閘極的下方。
    [13] 如申請專利範圍第11項所述之畫素結構的製造方法，其中該遮光部遮蔽該閘極之其中一側邊且未延伸至該資料線的下方。
    [14] 如申請專利範圍第11項所述之畫素結構的製造方法，其中該遮光部遮蔽該閘極之兩側邊且延伸至該資料線的下方。
    [15] 如申請專利範圍第10項所述之畫素結構的製造方法，其中該汲極與該第三電極連接在一起。
    [16] 如申請專利範圍第15項所述之畫素結構的製造方法，其中在形成該第三絕緣層之後，更包括在該第三絕緣層中形成一接觸窗開口，以暴露出該第三電極，且該畫素電極透過該接觸窗開口與該第三電極電性連接。
    [17] 如申請專利範圍第10項所述之畫素結構的製造方法，其中於形成該第二絕緣層之後，更包括在該第一絕緣層以及該第二絕緣層中形成一接觸窗開口，以暴露出該第一電極，且該第三電極透過該接觸窗開口與該第一電極電性連接。
    [18] 如申請專利範圍第17項所述之畫素結構的製造方法，其中該接觸窗開口位於該閘極以及該第二電極之間。
    类似技术:
    公开号 | 公开日 | 专利标题
    US9640559B2|2017-05-02|Low temperature poly-silicon array substrate and forming method thereof
    TWI451179B|2014-09-01|畫素結構及其製造方法
    US9070599B2|2015-06-30|Array substrate, manufacturing method thereof and display device
    US20040218123A1|2004-11-04|Upper substrate, liquid crystal display apparatus having the same and method of manufacturing the same
    JP2010256517A|2010-11-11|アクティブマトリクス型表示装置
    TWI434409B|2014-04-11|有機電激發光顯示單元及其製造方法
    KR20180076661A|2018-07-06|표시 장치용 기판과 그를 포함하는 표시 장치
    US20120138972A1|2012-06-07|Array substrate and a method for fabricating the same and an electronic paper display
    TW201013279A|2010-04-01|Liquid crystal display and method of manufacturing the same
    JP2006201793A|2006-08-03|薄膜トランジスタ表示パネル及びその製造方法
    JP2009265662A|2009-11-12|高開口率アレイ基板、液晶表示装置およびこれらの製造方法
    US7838879B2|2010-11-23|Array substrate having enhanced aperture ratio, method of manufacturing the same and display device having the same
    TWI335483B|2011-01-01|Pixel structure and liquid crystal display panel
    US20050037528A1|2005-02-17|Thin film transistor liquid crystal display and fabrication method thereof
    US20170010503A1|2017-01-12|Reflective liquid crystal display device and method of manufacturing the same
    TW201248825A|2012-12-01|Electrooptic device substrate, electrooptic device, method of manufacturing electrooptic device, and electronic apparatus
    TWI451177B|2014-09-01|主動元件、畫素結構、驅動電路以及顯示面板
    US8786815B2|2014-07-22|Driving circuit and display panel having the same
    KR20080046960A|2008-05-28|전기 영동 표시 장치 및 그 제조 방법
    TWI475306B|2015-03-01|畫素結構及其液晶顯示面板
    JP2004294912A|2004-10-21|半透過型液晶表示装置
    CN210182389U|2020-03-24|一种oled面板
    US20150168773A1|2015-06-18|Thin film transistor array substrate, manufacturing method thereof,and liquid crystal display device
    JP2004246315A|2004-09-02|電気光学基板の製造方法、電気光学装置の製造方法、電気光学装置及び電子機器
    CN101976655B|2012-09-05|液晶显示面板的薄膜晶体管基板与其制作方法
    同族专利:
    公开号 | 公开日
    CN102520556A|2012-06-27|
    US9356208B2|2016-05-31|
    TWI451179B|2014-09-01|
    US20140030831A1|2014-01-30|
    US20130126871A1|2013-05-23|
    US8581255B2|2013-11-12|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS6045219A|1983-08-23|1985-03-11|Toshiba Corp|Active matrix type display device|
    FR2702286B1|1993-03-04|1998-01-30|Samsung Electronics Co Ltd|Affichage à cristaux liquides et procédé pour le fabriquer.|
    JPH08184852A|1994-12-27|1996-07-16|Sharp Corp|アクティブマトリクス型表示装置|
    US6590229B1|1999-01-21|2003-07-08|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and process for production thereof|
    US6524876B1|1999-04-08|2003-02-25|Samsung Electronics Co., Ltd.|Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same|
    KR100351440B1|1999-12-31|2002-09-09|엘지.필립스 엘시디 주식회사|엑스-선 검출소자 및 그의 제조방법|
    US6542205B2|2000-08-04|2003-04-01|Semiconductor Energy Laboratory Co., Ltd.|Display device|
    KR100750922B1|2001-04-13|2007-08-22|삼성전자주식회사|배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법|
    US6906344B2|2001-05-24|2005-06-14|Semiconductor Energy Laboratory Co., Ltd.|Thin film transistor with plural channels and corresponding plural overlapping electrodes|
    US7102168B2|2001-12-24|2006-09-05|Samsung Electronics Co., Ltd.|Thin film transistor array panel for display and manufacturing method thereof|
    JP3881248B2|2002-01-17|2007-02-14|株式会社日立製作所|液晶表示装置および画像表示装置|
    TW540128B|2002-07-12|2003-07-01|Hannstar Display Corp|Manufacturing method of X-ray detector array|
    JP2004151546A|2002-10-31|2004-05-27|Sharp Corp|アクティブマトリクス基板および表示装置|
    KR100925458B1|2003-01-17|2009-11-06|삼성전자주식회사|박막 트랜지스터 표시판 및 그 제조 방법|
    JP4417072B2|2003-03-28|2010-02-17|シャープ株式会社|液晶表示装置用基板及びそれを用いた液晶表示装置|
    TW586223B|2003-06-26|2004-05-01|Au Optronics Corp|Thin film transistor array panel and fabricating method thereof|
    JP4314926B2|2003-08-04|2009-08-19|セイコーエプソン株式会社|電気光学装置及びその製造方法並びに電子機器|
    US7190000B2|2003-08-11|2007-03-13|Samsung Electronics Co., Ltd.|Thin film transistor array panel and manufacturing method thereof|
    CN2735379Y|2004-09-11|2005-10-19|鸿富锦精密工业（深圳）有限公司|存储电容|
    CN100414408C|2004-11-26|2008-08-27|鸿富锦精密工业（深圳）有限公司|液晶显示装置|
    KR100700642B1|2004-12-13|2007-03-27|삼성에스디아이 주식회사|유기전계발광표시소자 및 그 제조방법|
    JP4438665B2|2005-03-29|2010-03-24|シャープ株式会社|液晶表示装置|
    KR20070082644A|2006-02-17|2007-08-22|삼성전자주식회사|박막 트랜지스터 표시판 및 표시 장치|
    JP5090658B2|2006-04-06|2012-12-05|三菱電機株式会社|薄膜トランジスタ、及びその製造方法、並びにアクティブマトリクス型表示装置|
    TWI342456B|2006-06-16|2011-05-21|Chimei Innolux Corp|Liquid crystal display panel|
    CN101131519A|2006-08-24|2008-02-27|精工爱普生株式会社|电光装置用基板、电光装置以及电子设备|
    JP4179393B2|2006-09-14|2008-11-12|エプソンイメージングデバイス株式会社|表示装置及びその製造方法|
    CN100447646C|2006-11-15|2008-12-31|友达光电股份有限公司|像素结构及其制造方法|
    TWI353063B|2007-07-27|2011-11-21|Au Optronics Corp|Photo detector and method for fabricating the same|
    CN101409262B|2007-10-10|2010-06-09|中华映管股份有限公司|像素结构的制造方法|
    CN101425481B|2007-10-30|2010-09-15|中华映管股份有限公司|像素结构及其制造方法|
    JP2010039413A|2008-08-08|2010-02-18|Hitachi Displays Ltd|表示装置及びその製造方法|
    JP5532568B2|2008-09-26|2014-06-25|セイコーエプソン株式会社|電気光学装置及び電子機器|
    US20110309363A1|2009-04-10|2011-12-22|Sharp Kabushiki Kaisha|Active matrix substrate, liquid crystal displayapparatus having the same, and method for manufacturing active matrix substrate|
    CN101634789B|2009-08-25|2013-06-12|友达光电股份有限公司|像素结构以及像素结构的制作方法|
    KR101065317B1|2009-11-13|2011-09-16|삼성모바일디스플레이주식회사|유기 발광 표시 장치 및 그 제조 방법|
    KR101113394B1|2009-12-17|2012-02-29|삼성모바일디스플레이주식회사|액정표시장치의 어레이 기판|
    KR101702645B1|2010-08-18|2017-02-06|삼성디스플레이 주식회사|박막 트랜지스터 표시판 및 그 제조 방법|
    CN102064180A|2010-09-26|2011-05-18|友达光电股份有限公司|有源元件、像素结构以及显示面板|
    KR20120091638A|2011-02-09|2012-08-20|삼성전자주식회사|표시 장치 및 그 제조 방법|
    KR101888422B1|2011-06-01|2018-08-16|엘지디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|US8809149B2|2012-12-12|2014-08-19|Globalfoundries Inc.|High density serial capacitor device and methods of making such a capacitor device|
    KR102049443B1|2013-05-15|2019-11-28|삼성디스플레이 주식회사|유기 발광 표시 장치 및 그 제조 방법|
    KR102265751B1|2014-08-22|2021-06-17|삼성디스플레이 주식회사|유기 발광 표시 장치|
    KR102325191B1|2015-01-05|2021-11-10|삼성디스플레이 주식회사|표시 장치|
    CN106206673B|2016-09-09|2019-03-12|深圳市华星光电技术有限公司|Amoled显示装置|
    TWI662526B|2018-05-02|2019-06-11|友達光電股份有限公司|半導體結構及畫素結構|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100142006A|TWI451179B|2011-11-17|2011-11-17|畫素結構及其製造方法|TW100142006A| TWI451179B|2011-11-17|2011-11-17|畫素結構及其製造方法|
    CN2011103961882A| CN102520556A|2011-11-17|2011-11-29|像素结构及其制造方法|
    US13/402,883| US8581255B2|2011-11-17|2012-02-23|Pixel structure having storage capacitance of the capacitor|
    US14/038,774| US9356208B2|2011-11-17|2013-09-27|Manufacturing method of pixel structure|
    [返回顶部]